具６００ｍＡ可调输出的双输入锂离子电池充电器等
时间：2020-09-15 07:55:28 来源：达达文档网 本文已影响 人 
采用获得专利的热调节技术
LTC3550是面向手持应用的高效率、紧凑型电源管理解决方案，配备了已获专利的热调节电路。在备用模式下，其从电池终端获取的电流<6μA，而在停机模式时<1μA。
它采用RDS(ON)仅为0．4Ω的内部开关，效率为96％；采用恒定频率电流模式架构，输入电压为2．5～5．5V；开关频率为1．5MHz，可采用高度低于1mm的纤巧低成本电容器和电感器；使用陶瓷输出电容器，能实现低输出电压纹波。
其他特点：适合交流适配器输入的10V电压；充电电流可调整至950mA；高效率600mA同步降压型稳压器；输出电压范围：0．6～5．5V；可编程充电电流终止；自动再充电；耐热增强型、扁平(0．75mm)16引脚3mm×5mm DEN封装。
Linear Technology
电话：00852-2428-0303
Email：info@linear．CON．cn
http：／／www．1inear．com．cn
采用65nm工艺的VIRTEX－5系列FPGA
采用新型ExpressFabric技术和经过验证的ASMBL架构
Virtex-5系列FPGA基于先进的65nm三极栅氧化层技术、新型ExpressFabric技术和经过验证的ASMBL架构。设计者利用ISE Fmax技术、PlanAhead设计分析软件和以经过预先验证的IP核，可以快速达到FPGA性能目标，同时利用ChipScope Pro工具的高级验证和实时调试功能，还可以缩短调试周期时间。
在Virtex-5LX平台中，采用了具有六个独立输入的查找表(LUT)和新型对角互连结构，减少了逻辑层次，改进了构造块之间的信号互连，使逻辑性能比上一代Virtex-4平均提高30％。其他增强功能及优化至550MHz的硬化IP块包括：具有ECC选项的36Kb大型双端口BRAM／FIFO块，用于实现更高的片上存储器带宽；除DCM／PMCD之外，带有PLL的时钟管理模块，用于实现高质量的时钟；以及一个具有增强乘法器的DSP48E块，用于实现高精度、高性能信号处理；高性能SelectIO特性提供了到667Mb／s DDR2 SDRAM和1200Mb／sQDR Ⅱ SRAM等外部存储器的高速连接。
第二代稀疏锯齿形封装技术可以让设计者使用1200个用户I／0，支持1．25Gb／s双数据速率和800Mb／s单端信号传输，具有高信号完整性和低系统噪声，同时可以简化印制板(PCB)布局。第二代ChipSync技术应用于每个I／O，改进了源同步接口中时钟／数据的动态现场校对能力。
65nm工艺下1．0V内核和减小的内部电容，使Virtex-5FPGA比上一代器件降低35％的动态功耗，硬IP块中的ExpressFabric与省电模式进一步降低了功耗。与上一代FPGA相比，Virtex-5系列提供多65％的逻辑单元(330 000个LC)和多25％的用户I／0(1 200个I／O)。配备新的串行外围接口(SPI)和字节宽度外围接口(BPI)配置模式，以支持低成本商用闪存，进一步降低了系统成本。
Xilinx
电话：00852-2424-5200
httD：／／www．xilinx．com
用于Nios Ⅱ处理器系统的C语言至硬件加速工具
支持标准ANSI C代码，可加速实现多种应用程序
Nios Ⅱ C语言至硬件加速(C2H)编译器是基于Eclipse的Nios Ⅱ集成开发环境(IDE)中的一个插件，编译器实现的所有硬件加速生成任务都可以在NiosⅡ IDE中进行调用、运行，确保用户使用同一个工具完成整个加速流程。编好应用程序后，用户使用Nios Ⅱ C2H编译器，右键单击加速对时间要求高的功能，便可以生成自动链接至软件流程的硬件加速器。
Nios Ⅱ C2H编译器利用Altera系统级基本结构来切实提高多种实际应用的性能。这一新工具能够将对性能要求较高的C语言例程自动转换为硬件加速器，集成到基于FPGA的Nios Ⅱ子系统中，从而使开发时间由几星期缩短到几分钟。Nios Ⅱ C2H编译器支持标准ANSI C代码，可加速实现多种应用程序，提高其运行效率，包括访问本地、外部存储器和外设等。C2H编译器利用Quartus Ⅱ SOPC Builder工具生成的宽带Avalon互联架构，能够处理外部存储器操作，例如，指针分散和数组访问等。Nios Ⅱ C2H编译器分析程序要加速实现的存储器接口类型，生成硬件加速器逻辑以及合适的Avalon主机和从机接口，达到与存储器延时的匹配。这样，分担了Nios Ⅱ处理器的数据计算和存储器访问功能，使处理器能够更好的处理其他任务。Nios Ⅱ C2H编译器可以根据转换目标代码的要求，产生多个存储器自治硬件加速器。
与未加速软件相比，Nios Ⅱ C2H编译器的性能提高了10～45倍，而占用的额外逻辑资源仅比处理器本身多出0．7～2．0倍，适用于多种软件应用，包括自相关、位分配、卷积编码、色彩空间转换和快速傅立叶变换(FFT)等。第三方工具供应商可以使用SOPC Builder系统级开发工具和Nios Ⅱ IDE的应用程序接口(API)，更迅速的进行工具开发，例如存储器延迟察觉和主机从机接口判断等。
Altera
电话：021-5037-2537
http：／／www．altera．com
高性能的完全可编程数字信号处理器
基于下一代StarCore技术的四核MSC8144处理器将提供相当于一个4GHz单核DSP的性能
MSC 8144 DSP基于SC3400StarCore技术，集成了4个频率为1GHz的StarCore DSP内核和10．5MB嵌入式存储器，采用90nm绝缘硅芯片技术制造，时钟频率为1GHz和800MHz，采用783针脚29mm×29mm FC-PBGA封装。
MSC8144 DSP采用的增强型SC3400 DSP内核能够提供很高的时钟速率，并增加了新的单指令多数据(SIMD)指令，提供精确的异常和分支预测。SC3400内核还支持适用于维特比(Viterbi)和视频算法的经过改进的专用指令，使其性能实际上达到上一代StarCore DSP的两倍。每个内核周围都有高效的16KB指令缓存、32KB数据缓存，以及用于存储和任务保护的MMU(存储管理单元)，使用户能够开发强大的软件。
MSC8144的外设包括：2个千兆位以太网接口，支持SGMⅡ和RGMⅡ，另外还有16位支持ATM的UTOPIA接口；4X／1X Serial RapidIO接口提供高吞吐量和强大数据包传输；高级DDR-I／Ⅱ控制器提供连接高速行业标准存储器的接口；2048 TDM DS-0通道用于处理与PSTN网络的连接；66MHz的32位PCI总线接口可提供更多的高速连接。QUICC Engine技术实施了双RISC内核，可以降低DSP内核的通信任务负荷，从而增强整体系统性能。
Freescale Semiconductor
电话：010-5879-8000
http：／／www．freescale．com
